搜索资源列表
DDRSDRAMcontroller
- DDRⅡ+SDRAM控制器设计实现相关学问论文,希望对基于FPGA实现SDRAM控制的有所帮助-DDRⅡ+SDRAM controller.rar
DDR_SDRAM
- DDR——SDRAM学习资料,DDR——SDRAM学习资料-DDR- SDRAM learning materials, DDR- SDRAM learning materials
DDRSDRAM_VHDL
- 内附doc是DDR SDRAM 参考设计文档;model包含SDRAM VHDL的模型;simulation包含VHDL测试平台、modelsim工程文、设计 库函数;source包含vhdl源文件;synthesis包含工程的综合文件。-Enclosing the doc is a DDR SDRAM reference design documentation model contains SDRAM VHDL model simulation with VHDL test benc
ddr_sdr_V1_1
- DDR控制器 - 用XILINX Virtex II FPGA实现 - 使用DDR MT46V16M16作为仿真模型 - 通用化-DR SDRAM Controller Core - has been designed for use in XILINX Virtex II FPGAs - works with DDR SDRAM Device MT46V16M16 without changes - may be easily adapted
DS-0050_OXE800SE_datasheet
- SATA NAS SOC,200MHz ARM926EJS核 SATA接口的NAS用处理器,集成USB2.0 HOST接口,Ethernet控制器,DDR SDRAM控制器,PCI HOST接口,可以扩展PCI外设。-SATA NAS SOC,NAS COntroller with 200MHz ARM926EJS core, intergated SATA controller,USB2.0 HOST controller,Ethernet MAC controller,DDR SDRAM c
DDR2deFPGAsheji
- 使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器以及DDR2 SDRAM操作时序-Using the Virtex-4 FPGA devices to achieve DDR SDRAM and DDR2 SDRAM controller operation timing
Magnetic
- 磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰,还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号,像一些RF电路,PLL,振荡电路,含超高频存储器电路(DDR SDRAM,RAMBUS等)都需要在电源输入部分加磁珠,而电感是一种蓄能元件,用在LC振荡电路,中低频的滤波电路等,其应用频率范围很少超过50MHZ。-Inhibition of signal lines dedicated to beads, the power line frequency noise and interfere
ddr_code
- 基于FPGA的DDR SDRAM控制器的VHDL硬件描述语言-FPGA-based DDR SDRAM controller VHDL hardware descr iption language
sdram
- its the stuff to know about ddr sdram
DDR_SDRAM_design_and_conclusion
- DDR SDRAM总结文档,描述了DDR IP的设计挑战,接口时序,模块设计原则,调试技巧及应用指南-DDR SDRAM summary document describing the design challenge of DDR IP, interface timing, modular design principles, debugging skills and Application Guide
DDRSDRAMconclude
- DDR SDRAM技术总结 介绍DDR SDRAM的一些概念和难点 着重讲解主流DDRII的技术 最后结合硬件设计提出一些参考 -DDR SDRAM DDR SDRAM Technical Summary describes some of the concepts and difficult to explain the mainstream DDRII technology focused on the final hardware design combined with some ref
XAPP200_ddr_sdram_64b
- Xapp 200 64 bit DDR SDRAM design files for Xilinx Vertix
400-Mbs-DDR-Controller
- 这个应用描述了怎样在Xilinx环境下,通过MIG实现DDR控制器-Synthesizable 400 Mbs DDR SDRAM Controller
DDR-with-CoolRunner-II
- 详细讲解了CoolRunner II CPLD与DDR SDRAM的接口设计-Explained in detail about the design of the CoolRunner II CPLDs and DDR SDRAM interface
treff-ddr-sdrh
- 本程序源码是DDR SDRAM控制器的VHDL程序源源码,由ALTERA 提供 -The program source code is DDR SDRAM controller VHDL source source code provided by ALTERA
ddr-sdram
- It is complete document for DDR SD RAM program in verilog hdl
micron-lpddr-sdram-lpddr_model
- modelsim,micron公司的ddr sdram仿真模型,verilog。-modelsim,micron,ddr sdram simulat module,verilog。
ddr
- this file contain sources code for ddr sdram
ddr_sdram
- 包含ddr_sdr_conf_pkg.vhd,reset.vhd,ddr_dcm.vhd,user_if.vhd,ddr_sdram.vhd,Mt46v16m16.vhd以及仿真TB文件;设计采用Virtex ii系列芯片,DDR_SDRAM型号为Mt46v16m16,可用于进行DDR控制的初步学习使用;通过细致了解并进行逻辑控制,可深入理解DDR芯片内部构造; 支持133MHz系统时钟频率,突发长度为2,可进行读、写、NOP、激活、自刷新配置、预充电以及各ROW/BANK的激活改变等动作,较